LEDA BS studies

PREDAVANJA, UPUTSTVA I DRUGI DOKUMENTI POTREBNI STUDENTIMA

Projektovanje elektronskih kola (Elektronika - ELE)

prof. dr Predrag Petković
doc. dr Miljana Milić

Pitanja i sugestije profesoru

Obaveštenje
 

Studenti mogu popraviti ocenu iz određene oblasti izlaskom na pisani deo ispita u narednom redovnom ispitnom roku Donji prag za ocenu pisanog dela ispita po zadatku je 25%

(za manje od 25% dobija se 0%).
Upis ocena u četvrtak 27.06.2019. u 11.00 sati u kabinetu 207.

     

Rezultati ispita u poslednjem ispitnom roku

 
- -  Rezultate ispita iz predmeta Projektovanje elektronskih kola (EKIS) na osnovu aktivnosti tokom nastave školske 2018/19. godine možete pronaći OVDE
     

Ispit

 

-

   

Literatura

 

 

Predavanja

Najnovija (2019/20)

 

  Naziv predavanja PDF PPS LT Spice Video
1

Uvod - osnovni pojmovi

(1 od 2)

pdf pps    
2

Uvod - nastavak

(2 od 2)

pdf pps    
3 Stilovi izrade prototipa pdf pps   video
4

Analiza kola

(1 od 4) 

pdf
pps
spice
 
5

Analiza kola

(2 od 4) 

pdf
pps
spice
video
6

Analiza kola

(3 od 4) 

pdf pps
spice
video
6a

Analiza nelin kola DC

(3 od 4)

pdf pps
spice
video
7

Analiza nelin kola DC

(4 od 4)

pdf pps
spice
video
8

Tolerancije

pdf pps
spice
video

 

 

UPUTSTVA:

 

Ovde mozete naci uputstvo za LTSpice.

 

Ovde mozete naci VHDL primena u sintezi.

 

Godina 2018/19

  1.  Uvod - osnovni pojmovi (1 od 2) 
  2.  Uvod - nastavak  (2 od 2);
  3.  Stilovi izrade prototipa
  4.  Analiza kola (1 od 4) 
  5.  Analiza lin. kola AC i TR (2 od 4)
  6.  Analiza lin. kola DC i TR (3 od 4)
  7.  Analiza nelin. kola DC i TR (3 od 4)
  8.  Analiza nelin kola TR (4 od 4) 
  9. Tolerancije 
  10. Analiza kola Primeri
  11. Analiza kola Optimizacija (1 od 2)
  12. Štampane ploče (1 od 2)
  13. Štampane ploče (2 od 2)
  14. Realizacija projekta
  15. Odbrana projekta

Godina 2016/17

Godina 2015/16

Vežbe P Spice

Vežbe

On-line tutoriali

  1. Lesson 4 - VHDL Example 1: 2-Input Gates
  2. Lesson 11 - VHDL Example 3: Majority Circuit
  3. Lesson 12 - VHDL Example 4: 2-Bit Comparator
  4. Lesson 18 - VHDL Example 6: 2-to-1 MUX - if statement
  5. Lesson 24 - 7-segment Displays
  6. Lesson 25 - VHDL Example 12: 7-Segment Decoder using Logic Equations
  7. Lesson 26 - VHDL Example 13: 7-Segment Decoder-case Statement
  8. Lesson 37 - VHDL Example 21: N-Bit Comparator - Relational Operators
  9. Lesson 39 - VHDL Example 22: 3-to-8 Decoder using Logic Equations
  10. Lesson 40 - VHDL Example 23: 3-to-8 Decoder using a for-loop
  11. Lesson 45a - Adders
  12. Lesson 45b - Adders Carry and Overflow
  13. Lesson 46 - Example 27: 4-Bit Adder using Logic Equations
  14. Lesson 52 - Shifters
  15. Lesson 60 - Example 36: 4-bit Arithmetic/Logic Unit ALU
  16. Lesson 63 - Example 38: Edge-triggered D Flip-Flop with Set and Clear
  17. Lesson 64 - Example 39: D Flip-Flops in VHDL
  18. Lesson 65 - Example 40: D Flip-Flops with Clear and Set
  19. Lesson 68 - Example 42: 1-Bit Register
  20. Lesson 69 - Example 43: 4-Bit Register
  21. Lesson 70 - Fritzing - An introduction
  22. Lesson 71 - Arduino introduction
  23. Lesson 72 - PCB Design andFabrication using Fritzing
  24. Lesson 73 - Working with SMD in Fritzing

     

Studenstki projekti

 

*Ovi radovi su ujedno i uputstvo za laboratorijske vežbe Mentor Graphics



     

Novo Originalni Sedra/Smith Orcad SPICE instalacioni CD disk image (zip arhivirani Nero .nrg) download*

Svi dokumenti su u PDF formatu. Ukoliko nemate Acrobat Reader, instalirajte ga sa sajta Adobe Download Latest Version of Acrobat Reader

*Fajl ima oko 420MB pa se skidanje sa mreže preporučuje samo onima koji imaju brzu mrežu i neki download manager.